## (54) CLOCK SIGNAL REGENERA G CIRCUIT

(11) 63-292840 (A) (43

(43) 30.11.1988 (19) JP


(21) Appl. No. 62-128663 (22) 26.5.1987

(71) NIPPON TELEGR & TELEPH CORP < NTT> (72) KAZUTO TANAKA(2)

(51) Int. Cl<sup>4</sup>. H04L7/02,H03K5/00,H03K5/08

PURPOSE: To prevent jitter due to interference between codes from being generated, by estimating the potential of a detecting signal at a timing when a regular code changes from the encoding pattern of a demodulation signal, and controlling the value of a reference voltage so as to be set equal to the potential.

CONSTITUTION: An input detecting signal (a) inputted from an input terminal 1, after whose DC component being eliminated by a capacitor 3, is inputted to a delay circuit 4 and a demodulation circuit 7. The demodulation circuit 7 outputs the demodulation signal (f) by demodulating the detecting signal (b) with the timing of a reproducing signal (e). A reference voltage generation circuit 6 estimates the potential of a delay detecting signal (c) at a true timing point  $P_0$  from the encoding pattern of the demodulation signal, and controls a timing point  $P_1$  so as to coincide with the true timing point  $P_0$  by setting the reference voltage (d) equal to the above potential.



5: timing circuit

### (54) FRAME SYNCHRONIZING SYSTEM

(11) 63-292841 (A) (43) 30.11.1988 (19) JP


(21) Appl. No. 62-127134 (22) 26.5.1987

(71) HITACHI LTD (72) MASAHIRO ASHI(2)

(51) Int. Cl4. H04L7/08, H04J3/06

PURPOSE: To prevent fixed data from being detected erroneously, by constituting a frame synchronization pattern of a fixed pattern consisting of the same bit series at every frame and a transitional pattern consisting of a bit series changing at every frame in a specific cycle, in a digital communication equipment.

CONSTITUTION: When a frame counter 2 steps, arriving at a phase to detect the frame synchronization pattern, and a frame synchronization detecting signal is outputted from the frame counter 2 to a coincidence/discrepancy decision circuit 6, the coincidence/discrepancy of the frame synchronization pattern is decided. A synchronization protection circuit 7 outputs a hunting operation instruction signal to the coincidence/discrepancy decision circuit 6, the frame counter 2, and a fransitional pattern generation circuit 4 when receiving a signal representing the discrepancy, then, an operation is shifted to a hunting operation state. On the other hand, when the signal representing the coincidence is received, the completion of a protection operation at a rear side is decided after the bit series to be outputted to a comparator 5 being stepped by one by shifting the operating phase of the transitional pattern generation circuit 4.



1: fixed pattern detecting circuit. 3: transitional pattern detecting circuit. a: data, b:clock

## (54) DATA TRANSMISSION SYSTEM

(11) 63-292842 (A) (43) 30.11.1988 (19) JP


(21) Appl. No. 62-128892 (22) 26.5.1987


(71) NEC CORP (72) KOJI MURAMATSU

(51) Int. Cl<sup>4</sup>. H04L11/00

PURPOSE: To respond to an emergent data transmission request, by storing a data transmission request from each data transmitter in sequence of the generation of the request via a control signal line, and informing the fact of the available state of a data signal line to the data transmitter when the above state is realized.

CONSTITUTION: The data transmitter which requests the transmission of data out of the data transmitters 2-1~2-n transmits the data transmission request to an external interface circuit 21 via the control signal line 4. The data transmission request is accumulated in a storage part 25 via a reception control circuit 22 and a storage control circuit 24 further. In the storage part 25, the data transmission requests from other data transmitters 2-1~2-n are accumulated in order. And a supervision control circuit 30 always monitors the activity status of the data signal line 3, and when detecting an available state, issues a command to the storage control circuit 24, and extracts control information with the highest priority order out of the data transmitter having the data transmission request stored in the storage part 25.





⑩日本国特許庁(JP)

⑩ 特許出題公開

## ⑩ 公 開 特 許 公 報 (A)

昭63-292841

@Int Cl.4

識別記号

庁内整理番号

❸公開 昭和63年(1988)11月30日

H 04 L 7/08 H 04 J 3/06 A-6914-5K A-6914-5K

審査請求 未請求 発明の数 1 (全6頁)

49発明の名称

フレーム同期方式

**到特 顧 昭62-127134** 

**20出 願 昭62(1987)5月26日** 

砂発 明 者 芦

賢 浩

忠行

神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作 所戸塚工場内

@発明者 中野 奉男

神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作

所戸塚工場内

砂発明 者 菅野野

神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作

所戸塚工場内

⑪出 願 人 株式会社日立製作所

20代 理 人 弁理士 秋本 正実

東京都千代田区神田駿河台4丁目6番地

#### 明 編 書

#### 1. 発明の名称

フレーム問期方式

#### 2. 特許請求の範囲

- 1. 人力データのフレームの特定位相に挿入されたフレーム同期パターンを検出し、データ系列のフレーム同期をとるフレーム同期方式にお列て、毎フレーム同一のピット系列からなる固定パターンと、特定の周期で毎フレーム変化するピット系列からなる選移パターンとをもって前にフレーム同期パターンを構成したことを特徴とするフレーム同期方式。
- 2. 前記遷移パターンは、M系列信号であること を特徴とする特許請求の範囲第1項記載のフレ ーム両期方式。
- 3. 前記遷移パターンは、フレーム毎に特定値増加もしくは減少する2準値信号であることを特徴とする特許請求の範囲第1項記載のフレーム同期方式。
- 4. ハンチング動作時にはフレーム問期パターン

中の固定パターンのみを検出することを特徴と する特許球第1項記載のフレーム同期方式。

## 3. 発明の詳細な説明

## [産業上の利用分野]

本発明はディジタル遺信装置におけるフレーム 同期方式に係り、特にデータ中の固定パターンに よる傾同期を防止するのに好速なフレーム同期方 式に関する。

#### (従来の技術)

#### 特開昭63-292841(2)

ては、この様な誤問期を防止する方法として、例えば昭 6.1 年度 電子退信学会総合全国大会 予 稿集 1.987「CRCに基づくフレーム誤問制防止法」上田裕己等にあるように、フレームに付加されたCRC(Cyclic Redundancy Check)の連続誤りによって検出する手段をフレーム問期回路に付加し、誤問期検出時において強制再ハンテングをとるようにしている。

#### (発明が解決しようとする問題点)

上記従来技術は、本来フレーム内の符号限りを検出する為に付加したCRCを誤関制検出に用いているので、フレーム内の符号誤りによるCRCの誤りと、誤問期によってCRCと見なしている位相と異なる位相をCRCと見なしを認知するに発生している疑似的なCRCに誤りとを区別するため、表に関則が発生してから殺誤関期を検出して強制再ハンチングを行い、さらに真の関節復帰に到るまでの間に、大量のデータが同期外れのため失われるという問題点がある。

以下、本発明の一実施例を第1図~第3回により説明する。第1回は、本発明の一実施例にかかるフレーム同期方式におけるフレーム同期パターン構成図である。第1回に示す実施例では、マレーム同期パターンのうち固定パターンド。 ペア・カウン は、3 ピットの は 3 フレームの で 1 、 1 、 1 。 (2 進) まで、フレームの で 1、 1、 1。 (2 進) まで、フレーム毎に 1 づつ歩進するようになって

第2図は、本発明の一実施例にかかるフレーム 同期方式のフレーム同期凹路の構成図である。 カデータは、固定パターン検出回路1および選移 パターン検出回路3に入力される。固定パターン 検出回路1からは、固定パターンの検出・未検路6 に入力される。 遷移パターン検出回路3からは、 フレーム同期パターンから抜き取られた選移パターンのピット系列が出力され、遷移パターンを ーンのピット系列が出力され、遷移パターン 本発明の目的は、フレーム内の固定データをフレーム同期パターンであるとして摂検出することがないフレーム同期方式を提供することにある。 (問題点を解決するための手段)

上記目的は、人力データのフレームの特定位相に挿入されたフレーム同期パターンを検出し、データ系列のフレーム同期をとるフレーム同期方式において、毎フレーム同一のピット系列から歳る固定パターンと、特定の周期で毎フレーム変化するピット系列からなる過移パターンとをもって前記フレーム同期パターンを構成することで、達成される。

#### (作用)

フレーム同期パターンの一部を構成する遷移パターンのピット系列がフレーム毎に変化するために、フレーム毎に異なったフレーム問期パターンとの照合を行うことになり、フレーム中の固定データを誤ってフレーム同期パターンと見なす事がなくなる。

#### (実施)

回路4と比較回路5とに入力される。運移パター ン発生回路もは、数回路も内で発生したパターン 比較用の遷移パターンのピット系列を比較回路 5 に出力する。比較回路5は、遷移パターン検出回 路3と遷移パターン発生回路4から入力してきた 2つのピット系列を比較し、その比較結果を一致 ・不一致判定国路6に出力する。また、入力して きたクロックは、フレームカウンタ2に入力され、 はフレームカウンタ2は、フレーム同期パターン 検出位相信号を遷移パターン発生回路4および一 致・不一致判定回路6に入力する。一致・不一致 料定国路6は、フレーム同期パターンの一致・不 一致を示す信号を同期保護回路?に出力し、同期 保護回路ではハンチング動作指定信号をフレーム カウンタ2、遷移パターン発生回路 4 および一敢 ・不一致制定固路6に出力するようになっている。 次に、第3図のフローチャートを用いて、第1

次に、第3回のフローテャートを用いて、第1 回に示すフレーム同期パターンを第2回に示すフレーム問期回路によって検出し、データ系列に対してフレーム問期をとる場合の動作について説明 する.

フレーム問題外れが発生した場合、該フレーム 問期外れ発生時点において後方保護機能を有する 関期保護国路 7 を初期化し、ハンチング動作に移 る。ハンチング動作時においては、入力データを 監視し、第1図に示す固定パターンF,~F。を 入力データ中から検出する。このとき、同期保護 **勤助 7 からはハンテング動作投定信号が発せられ、** 該信号によりフレームカウンタ2はカウントアッ ブ動作を停止している。また、一致・不一致判定 回路6にもハンチング動作指定信号が入力され、 比較回路 5 から受信した遷移パターンの比較結果 を示す信号が、パターンの一致・不一致の判定に 影響を与えぬよう動御している。この動作状態は、 固定パターン検出回路 1 が固定パターンP 、~ P ■ を検出するまで続く。固定パターツド」~ド。が 検出されると、前配ハンチング動作指定信号が携 え、その情えるタイミングをもって、遷移パター ン検出回路3が検出した遷移パターンを遷移パタ ーン発生回路4にプリセットする。このようにし

て、遷移パターン発生回路もが発生すべき遷移パターン発生回路もが発生すべき遷移パターンのピット系列を与える位相が定まり、フレームカウンタ2が歩進を開始する。それと同時に、タイミングをとって遷移パターン発生回路ものピットでは、比較回路5に対して上級用の遷移パターンのピット系列を引定回路6は、後述する運由により、不一致を判定の受信する遷移パターンの一致・不一致情報をもフレーム同期パターンの一致・不一致を判定する条件に加えるよう動作モードを変える。

以後、フレームカウンタ2が歩進し、フレーム 同期パターンを検出する位相までに到り、フレームカウンタ2から一致・不一致判定回路6にフレーム問期パターン検出信号が出力されたとき、一致・不一致判定回路6は固定パターン検出回路1から受信した固定パターンの一致・不一致情報とによってフレーム同期パターンの一致

・不一致を制定し、両者共に一致の場合にパターンの一致を示す信号を同期保護回路 7 に出力し、 その他の場合には不一致を示す出力を出力する。

遷移パターンの一致・不一致情報の判定条件に 加えるのは、次の理由による。

以上のように、本実施例によれば、従来技術において最も誤问期が発生しやすかった場合、つまりフレーム中に固定されたデータがある場合についても、後方保護動作中において、フレーム同間パターン中の選移パターンが予め定めた選移の系列と一致するか否かを検出する事により誤问期の

#### 特開昭63-292841(4)

発生を防止する事ができる。

第4回は、本発明のフレーム問期方式におけるフレーム同期パターンの第2の構成例を示したものである。第4回に示す実施例では、第1回に示す実施例の場合と同様、固定パターンド。~下。がフレームの先頭に集中配置されて記録されている。次の一人の大型では、原始を現立されている。本実施例における過ぎする M 系列の信号と、トシフトさせた信号の3つの信号を組み合って、M 系列の問期の式2 \*\* -1 (kは原始を可なの最高次数)によっ3を代入して求まる。で、項式の最高次数)によっ3を代入して求まる。

第4回のフレーム同期パターンを用いた場合のフレーム同期回路の構成およびその動作については、基本的には第2回および第3回を用いて説明した第1回のフレーム同期パターンの場合と同じである。異なる点は、第2回の選移パターン発生

回路 4 から出力される遷移パターン比較のための ピット系列のフレーム毎の遷移が、原始多項式 X<sup>3</sup> + X + 1 に対応するM系列となる点だけであ

#### (発明の効果)

本発明によれば、データ信号中に含まれる疑似 的なフレーム国期パターンによる誤国期発生を防 止でき、フレーム問期間島の性範向上に効果があ る。

## 4. 図面の簡単な説明

第1図は本発明の一実施例に係るフレーム同期パターン構成図、第2図は第1図に示すフレーム 関期パターンに対するフレーム同期回路の構成図、第3図は第2図に示すフレーム同期回路の動作を 裁明するフローチャート、第4図は本発明の第2 実施例に係るフレーム同期パターン構成図、第5 図(a)(b)は従来技術におけるフレーム同期パターン構成図である。

1…固定パターン検出回路、2…フレームカウンタ、3…遷移パターン検出回路、4…遷移パタ

ーン発生回路、5…比較回路、6…一致・不一致 料定回路、7…同期保護回路

代理人 弁理士 秋 本 正 実


第171-4 所を指摘を10000 72-4 第271-4 所を指摘を10000 7-9 第271-4 所を125年を1000 10 7-9 第771-4 所を125年を1000 7-9 第871-4 所を125年を1000 7-9

図

墭

## 特開昭63-292841 (5)

## 第 3 図



第 4 図

第1フレーム F:1FzFsFaFs1111	7-7
第2フレーム F1 F2 F3 F4 F8 0 1 1	T - 9
第3 フレーム Fi Fz Fz Fz Fz O O 1	ゲータ
第472-4FF2F8F4F5100	データ
第5フレーム「「「下」「「」「「「」「」 010	<del>5</del> - 9
第6フレームデートをデュート101	4-9
第7フレーム 「「長」「「長」「「「10	F-9
一田東	

## 特開昭63-292841 (6)

# 第 5 図

